足球比分直播

基于FFT的抖动分析与分离方法的分析.pdf

返回
基于FFT的抖动分析与分离方法的分析.pdf_第1页
第1页 / 共77页
基于FFT的抖动分析与分离方法的分析.pdf_第2页
第2页 / 共77页
基于FFT的抖动分析与分离方法的分析.pdf_第3页
第3页 / 共77页
基于FFT的抖动分析与分离方法的分析.pdf_第4页
第4页 / 共77页
基于FFT的抖动分析与分离方法的分析.pdf_第5页
第5页 / 共77页
点击查看更多>>
资源描述:
AbstractWith the continuous development of communication technology and the increasingamount of ination,the application ofhigh-speed serial bus has become main s仃c锄of high-speed communications technology.Jitter plays an important role in affecting theperance of serial system;therefore,the research on jitter is an important issue ofmodern communication technology.Jitter is caused by a variety ofreasons,and thus the components ofjitter ale varied.Analysis and decomposition of jitter components Can not only quickly estimate the biterror rate and observe the system perance,but help designers finding the sources ofjitter,thereby reducing or eliminating jitter,optimizing the system.Basing on theanalysis of existing jitter decomposition s,this article designed a sot ofVC-based jitter decomposition algorithms,which can separate varied jitter componentsfrom clock and data precisely.The emphasis is put on the time-frequency domaindecomposition module,including the procedure,the principle and the correspondingkey technologies of time-frequency domain algorithms.The jitter decomposition algorithms given in this paper have undergone the stageof overall debug,and realize the precise decomposition ofjitter components.KeywordSerial System Jitter Decomposition VC Time-frequency Domain目录第一章绪论.11.1课题的背景和意义。11.2抖动研究的发展及现状..21.3论文的组织结构。2第二章抖动的定义32.1抖动定义中的几个概念.32.1-1重要时刻32.1.2理想位置42.1.3短期偏差42.2时钟抖动.52.2.1相位抖动52.2.2周期抖动62.2.3周期间抖动72.2.4三者之间的关系72.3数据抖动。8第三章抖动的分类和分析.93.1抖动的分类。93.1.1随机抖动RJ1 03.1.2确定性抖动DJ1 13.1.3周期性抖动PJ.113.1.4数据相关抖动DDJ.1 33.1.5有界不相关抖动BUJ.1 63.1.6总抖动TJl 83.2抖动的分析l 93.2.1抖动统计193.2.2直方图。2l3.2.3眼图.223.2.4浴盆曲线.233.2.5频谱图25第四章抖动的分离274.1时钟的低频方法274.1.1数据获取方法.274.1.2快速傅里叶算法.284.1.3窗函数.394.1.4提取PJ,RJ。504.1.5验证方法的正确性.534.2时钟的高频方法564.2.1数据获取方法.564.2.2高频方法的原理.584.3数据的抖动分离614.3.1带标记的已知数据.614.3.2带位时钟的随机数据.634.3.3不带标记的随机数据.64第五章抖动的减少和消除..655.1抖动的成因655.2减少抖动源的影响655.2.1减少电磁干扰的影响.655.2.2减少串扰的影响665.2.3减少反射的影响.66第六章总结与展望69致谢。71参考文献73读研期间研究成果一75第一章绪论第一章绪论随着信息量的增多和信息交换速度的提升,如今串行总线的应用已成为高速通信技术的主流,而抖动是影响串行互连性能的重要因素,所以对抖动的分析和研究在现代通信中有着非常重要的作用。1.1课题的背景和意义信息获取、信息处理、信息储存和信息发送是现代信息系统的四大部分,其中信息处理部分是核心,其他部分都要与之发生信息交换。随着信息交换量的增多和交换速度的提升,人们提出了总线的概念,即信息处理单元和其他单元都时分共用一条总线,从而简化了工程设计,增加了可扩展性。总线可分为并行总线和串行总线,并行总线中,所有的数据位都各自有一条传输线串行总线中,数据在同一条传输线上按位传输。串行总线传输一位数据的时间,并行总线能够传输数位,从原理上看,似乎并行总线优于串行总线。所以一直以来,并行传输是提高数据传输速度的重要手段。然而随着通信技术的发展和信息量的不断增加,传统的并行总线传输遇到了瓶颈。一方面,由于并行传输方式是用同一个时序发送和接收数据,因此过高的时钟频率将使数据的时序与时钟难以合拍,布线长度上的很小偏差,也会让数据与时钟错位;另一方面,时钟频率过高,很容易引起各信号线之间的串扰,出现传输错误。在这种情况下,设计师们转而从高速串行总线方向寻求出路。高速串行总线有很多优点采用自同步时序系统,不提供专门的时钟通道,而是从数据中提取同步时钟,传输速率不再受延迟的束缚;点到点单向拓扑,阻抗匹配更简单,因而减少了反射;传输差分信号,抗干扰能力强;不需要同步时钟,减少了芯片管脚数,节省PCB的空间。由于高速串行总线具有这些优势,所以它在通信、计算机、网络和家电等领域得到了广泛的应用,高速串行通信技术正逐渐成为高速接口技术的主流。主要的串行总线有PCI Express、USB、串行ATASATA和串接SCSISASt1】等。相比于并行总线,高速串行总线的数据传输性能确实有很大进步,但是随着数据率的不断提高,任何微小的变化都会影响系统的传输性能。如数据率达到10Gbps时,一位数据的宽度只有lOOps,这时数据跳变沿上的微小时序偏差就可能导致码型的误判,造成误码,这种时序偏差就是抖动。由于抖动与误码率有关,抖动越大,系统的误码就越严重,因此它已经成为影响高速串行总线性能的重要因素,而对抖动的研究,也越来越受到人们的重视。2 基于FFT的抖动分析与分离方法的研究1.2抖动研究的发展及现状在高速串行数据通信中,抖动的研究是一个关键问题。一方面,抖动的量化参数可以作为评估系统性能的重要指标;另一方面,抖动的分解能够帮助人们找到各种抖动成分的根源。基于以上需要,人们对抖动开始了长期和大量的研究。早期的抖动研究中,人们通常把抖动当作理想信号上的幅度和相位噪声。由于是从噪声的角度出发,所以人们将信号作为载体,研究各种抖动现象,发现了很多抖动特性并提出了很多测量技术。后来经过大量研究,人们发现总抖动是由各种不同的抖动成分组成。由于成因的多样性,各种抖动成分都各自有不同的特性。因此人们根据这些特性,对不同抖动成分建立了不同的模型系统,将总抖动中满足某些模型系统的成分一一分解,最终就能确定总抖动的不同成分。通过抖动成分的分解,不仅能够快速估算误码率BER,而且能够考察抖动的成因和源头,帮助设计师们减少或消除抖动,完善系统性能。目前抖动的分析方法主要有如下几种抖动的时域分析、抖动的频域分析、抖动的统计直方图分析、眼图分析等。1.3论文的组织结构本课题是在对抖动的深刻理解基础上,根据不同抖动成分的特性,完成了抖动分离软件的设计和开发,该软件与相应的硬件结合,能够测量和分析时钟以及数据中的抖动。本文主要介绍软件中的几种抖动分离方法,重点是对时钟抖动的时频域处理方法的介绍,论文共分以下几个部分第一章绪论,简要介绍了抖动的研究在现代通信系统中的重要性;第二章简要介绍了抖动的定义,以及抖动分析中的一些重要概念;第三章介绍了抖动的分类以及分析方法,对于理解后面提出的抖动分离方法非常重要;第四章详细介绍了通过时频域分离时钟抖动的两种方法,分别介绍了两种方法的步骤、原理以及相应的关键技术,给出了验证结果,简要介绍了数据抖动的分离方法;第五章介绍了抖动的成因和消除抖动的方法;第六章总结与展望,总结了设计中的一些经验,并展望了抖动研究的发展趋势。第二章抖动的定义第二章抖动的定义对抖动的定义,不同的国际组织各有不同INClTS发布的MJsQ【2】文档中,抖动被定义为“信号到达某一固定幅度的时刻相对于参考时刻的时间偏差”。rnM’G810[3】标准中,抖动被定义为“定时信号在关键时刻上相对于其理想时间位置的短期变化其中‘短期’是指这些变化的频率都大于或等于10Hz一。综上所述,抖动可以定义为将一个特定的理想信号作为参考信号,待测信号在重要时刻上与参考信号上理想位置的短期时间偏差。如图2.1所示参考图2.1抖动的图示2.1抖动定义中的几个概念门限在抖动的定义中,有几个概念需要明确重要时刻、理想位置、短期偏差,它们是理解抖动的关键。2.1.1重要时刻数字信号逻辑状态的判断机理以0.1二值逻辑为例,选定一个电平作为门限,称为参考电平或判定门限如图2.1中所示,用一定频率的采样时钟对信号进行检测,当时钟脉冲到达时,判断当前信号的电平,如果大于门限并保持一定时间,则将逻辑状态判断为1,反之,如果小于门限,则判断为0。由此可以看出,如果数字信号的电平跨越门限的时刻迟于时钟脉冲,那么就可能发生逻辑状态的误判。因此抖动定义中的“重要时刻”是指数字信号的逻辑状态切换的时刻,或者说是数字信号跨过判定门限的时刻。判定门限的选定直接影响了信号切换的时刻,通常将电压平均值作为判定门限,上升沿和下降沿都以此电平作为门限;有时也对上升沿和下降沿分别使用不同的判定门限。4 基于FFT的抖动分析与分离方法的研究对于高速信号来说,电平的切换是受切换速度和上升时间制约的模拟事件,所以上文中“数字信号“的说法并不严格。由于信号的速度很快,电平的切换时间非常短,因此任何破坏波形的噪声都将成比例地转化成抖动。2.1.2理想位置理想位置是指无抖动的理想信号各时刻的位置,实际中是以参考时钟作为理想信号,检测实际信号与它的偏差。如绪论中所述,串行传输方式的其中一个特点就是没有专门的时钟通道,参考时钟要从数据信号中提取出来,这一过程称为时钟恢复clock recovery。因此,时钟恢复过程对理想位置的建立至关重要。时钟恢复的其中一种方法是以被测时钟为基础,用最小二乘法拟合出参考时钟。具体做法是将参考时钟定义为么·sinco。t晚,其中皑和纯都是常数。要求这两个常数要使得参考时钟与被测时钟的时间误差的平方和最小。通过拟合的方式,最终确定婢和像的值,进而确定参考时钟的表达式。这一方法在分析有限时长的连续数据时很有用,但是如果数据的测量时间过长,那么测量结果中可能会包含漂移成分,这时可以通过使用高通滤波器,把漂移成分去除。时钟恢复的另一种方法,也是最为常用的方法,就是使用锁相环phase-lockedloop,PLL。锁相环是一种反馈电路,它通过比较外部信号与本地时钟的相位差别,不断调整晶振,直到本地时钟与外部信号的相位同步。为了实现测量的复现性和一致性,许多测试规范要求使用黄金锁相环golden PLL。这里的“黄金”是指对锁相环作了严格的控制,规定了锁相环的最佳带宽,由此就能够客观地比较抖动,并把抖动与系统关联起来。2.1.3短期偏差这是抖动和漂移wander的主要区别。抖动是短期的偏差;而漂移是长期的偏差。rru.T G-810对漂移的定义为“数字信号在关键时刻上相对于其理想时间位置的长期变化其中‘长期’是指这些变化的频率小于10Hz“。结合抖动的定义,可以看出,抖动和漂移都是时间上的偏差,抖动是时间偏差的高频部分,漂移是低频部分,高低频是以10Hz作为分界线。抖动和漂移的成因各有不同,漂移一般是由介质参数或物理环境的缓慢变化造成的,如光纤的热胀冷缩等物理变化引起的时延;抖动一般在设备内部产生,与电路设计有关。第二章抖动的定义 52.2时钟抖动在现代电子技术如计算机系统、通信系统等中,时钟有着广泛的应用。系统的工作,需要统一的步调,计算机中的时钟就是为计算机系统提供定时或同步;而在通信系统中,时钟通常用来指定逻辑状态的切换时刻,或者用来确定数据发送与接收的时间。因此,时钟在现代电子技术,尤其是现代通信系统中非常重要,而时钟的时序偏差必然会影响到系统的整体性能。时钟可以看成是以一定周期重复并且具有规律跳变的特殊数据,理想时钟相同跳变沿之间的间隔应该是相等的。时钟抖动是时钟的跳变沿与理想位置的偏差。对时钟抖动的理解在应用中很重要,一方面时钟抖动是系统的时序预算的关键;另一方面,随着系统数据速率的提高,确定系统的时序余量是评估系统性能的重要指标,而时钟抖动可以帮助设计师们确定系统的时序余量,了解系统的性能。时钟抖动可以有多种方式来表示相位抖动、周期抖动和周期间抖动。通常,抖动定义为信号边沿相对于理想位置的偏差,这种偏差是时序或相位的偏差,即相位抖动。但是在很多同步系统中,数字电路并不关心时钟的边沿时序,而更关心时钟周期的长短或是相邻周期之间的变化,相应的抖动称为周期抖动和周期间抖动。比如,如果存在周期抖动,会使时钟周期发生变化,数字信号的保持时间hold time可能会被破坏,从而造成逻辑状态的误判;另外,由于周期间抖动能捕捉到分频电路产生的时序扰动,因此从它的大小能够看出倍频锁相环性能的好坏。2.2.1相位抖动相位抖动又称为时间间隔误差time interval error,TIE,是指实际信号的边沿相对于理想边沿的偏差[41,因此它不是时钟抖动特有的。相位抖动如图2.2所示l II I I 理想有抖时卜毛『一}的,kl 岛 tn1△乞一1 At.△乙l图2.2相位抖动图示
展开阅读全文
收藏
下载资源

加入会员免费下载





足球比分直播