足球比分直播

基于PCI总线实现HDLC协议的通信系统设计与实现.pdf

返回
基于PCI总线实现HDLC协议的通信系统设计与实现.pdf_第1页
第1页 / 共68页
基于PCI总线实现HDLC协议的通信系统设计与实现.pdf_第2页
第2页 / 共68页
基于PCI总线实现HDLC协议的通信系统设计与实现.pdf_第3页
第3页 / 共68页
基于PCI总线实现HDLC协议的通信系统设计与实现.pdf_第4页
第4页 / 共68页
基于PCI总线实现HDLC协议的通信系统设计与实现.pdf_第5页
第5页 / 共68页
点击查看更多>>
资源描述:
皇王型垫查兰堕圭兰篁兰苎一card basing on PCI bus,debuged a channel,and developed a device driver fo。m。hardware.setup. program of it,and the DLL,which is used to implement th。invocation of the driver,s interfaces.The successful development of the project maybe used to the fields of the reorganizational synthesis terminal,telemeter,telecontrol,and SO ON.Key wordsPCI bus,FPGA,HDLCIlI独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献已在论文中作了明确的说明并表示谢意。签名一皆易蟊 日期.坍薛月i7曰关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。保密的学位论文在解密后应遵守此规定 签名二缢导师签名日期口2年月,佃电子科技大学硕士学位论文第一章引言1.1计算机总线计算机技术的发展,特别是CPU技术的进步,对计算机总线技术提出了较高的要求,计算机总线是计算机系统中广泛采用的技术,计算机中许多功能模块都是通过总线和CPU密切相连。总线是计算机各模块之间信息传输的公用通道,计算机中各个模块之间通过总线连接形成一个统一的总体。总线的性能和计算机系统的性能密切相关,如果总线支持的最大传输速率不能和CPU的速度很好的匹配,就会增加CPU的‘空闲’时间,降低CPU的利用率,从而导致CPU和系统中各个功能模块之间的信息传输总量降低,从而影响整个系统的性能。计算机总线技术不应该成为计算机技术发展的瓶颈。总线技术的发展是伴随着计算机系统技术的发展而向前发展的,在计算机技术的发展过程中出现了ISA、EISA、MCA、VESA、PCI、VXl等几种标准总线。ISA、EISA、MCA等几种总线在它们出现之后的一段时间内获得了广泛的应用,其中EISA在ISA总线的基础上推出的,同ISA总线完全兼容,是一种开放式总线,MCA总线与前两者不兼容。VESA总线是第一个局部总线,直接与处理器子系统的局部总线相连,是为了适应微软“视窗”的推出和多媒体技术的出现而提出的总线标准,它曾在486微机上得到广泛的使用。这几种总线都和CPU有直接依赖关系。VXlbusVMEbus Extensions for Instrumention是顺应以模块为单位的微机化仪器的发展而发展起来的总线,是卡式仪器仪表和自动测试系统总线,是在VMEbus的基础上扩充形成的。7Xlbus的第一个规范是由HP、TektroniX等五家公司于1987年提出的,它规定了总线的电气特性,通信规程,设计标准,现已成为一种在世界范围内完全开放的仪器总线标准。VXlbus系统以机箱为单位构成子系统。可通过主机箱外转换式控制器或通过嵌入主机箱的嵌入式控制器来完成对VXIbus系统的控制。VXlbus系统最多有256个器件,每个器件都有唯一的逻辑地址,可动态或静态分配;用户可以对器件内部的寻址单元进行编程操作。VXlbus具有物理尺寸小,定时、同步精确,电气特性好,数据吞吐能力强,模块兼容性好,测试对象近等优点。电子科技大学硕士学位论文Intel公司在1991年提出了PCIPeripheral Component Interconnect总线概念,PCI意为周边器件互连,它的最新版本是1992年--l发布,它能够满足彼此之间快速传输或快速访问系统存储器的适配器工作,也能让处理器以接近自身总线速度访问存储适配器。它是一个完全与处理器无关的总线,不受制于系统所使用的处理器的类型,PCI总线是通过PCI主桥路来屏蔽CPU类型的差异,PCI主桥路分为两层,一层用于实现PCI和CPU的相互独立,实现PCI和CPU的无关性,CPU类型不同,就需要用不同的主桥路;另外一层是实现主桥路和PCI总线的连接。PCI同别的总线之间是通过总线桥接器芯片来实现总线协议的转换从而达到与其它总线兼容的目的,PCI总线同ISA、EISA、MCA等总线是兼容的,是一种同步总线。由于PCI的负载并没有直接加到CPU上,从而提高了PCI总线对负载的驱动能力,PCI总线可以带10个负载并能稳定的工作。PCI总线还支持即插即用PNP的功能,符合PCI规定的接入卡插入系统就可工作,无需DIP开关和跳线设置,ISA总线并不支持这一功能。PCI总线是一种很有广阔使用前景的高性能总线,目前采用Pentium处理器的Pc机和服务器都以PCI为系统总线,许多公司开发的网卡适配器产品许多都是基于PCI总线的。ISA、EISA、MCA、VESA等总线的产生都是和特定的微处理器相联系的,同微处理器之间有一种依赖关系,这些总线带宽低,兼容性差。VXIbus是卡式仪器仪表和自动测试总线,一般不用于微型计算机。PCI总线与微处理器无关,与时钟频率无关,适用于各种平台,支持多处理器和并发工作,支持自动配置,PCI扩展卡不需要跳线和开关设置;具有良好的扩展性、良好的兼容性,成本低,用途广,它是新一代很有前途的总线。在项目设计中,我们选用PCI总线也正是基于这些原因,这样设计的系统具有好的通用性,灵活性大,不受处理器的限制,只要是支持PCI的系统平台就可以使用;另一方面,由于PCI总线优异的性能,它具有很强的生命力,用PCI总线设计产品可降低成本。目前PCI bus在通信,测控,软件无线电等领域已得到广泛的使用。1.2 HDLC协议简介高级数据链路控制协议规程HDLCHigh Level Data Link Contr01由ISO制定,它位于开放式系统互连OSI七层协议模型的第二层,数据链路层,负责完成网络层和物理层的通信,对数据传输格式、传输差错进行控制,保证数电子科技大学硕士学位论文据的可靠传输。通过这一部分的介绍有助于了解系统HDLC部分的工作原理。1.2 1 HDLC帧的结构HDLC协议根据通信站在通信中的地位和作用不同定义了三类通信站,主站、次站、复合站。主站控制链路操作,发送命令帧;次站在主站控制下工作,次站发应答帧,主站和次站保持一条分开逻辑链路;复合站兼有主站、次站的特点,既可发命令帧,也可发应答帧。这三种站可构成两种逻辑链路结构,非平衡式的和平衡式的。非平衡结构,用于点对点或多点链路,它由一个主站和一个次站或多个次站构成,可支持双工、半双工通信;平衡结构,只用于点对点通信,由两个复合站构成,也支持双工、半双工通信。HDLC定义了三种传输工作模式,正常响应模式NRM、异步平衡模式ABM、异步响应模式ARM。正常响应模式是一种非平衡结构,主站可主动向次站传输数据,而次站只能在应答主站轮询时传输数据;异步平衡模式是一种平衡结构,任何一个复合站在未收到其它复合站允许的前提下,可以先传输数据;异步响应模式是非平衡结构,在主站没有明确许可时,次站可以开始传输,但主站仍然保持包括对链路的初始化、差错恢复、逻辑链路撤除等功能。HDLC采用帧结构同步传输数据,帧格式可以满足所有格式的数据和控制功能要求,HDLC的帧结构包括标志域起始、地址域、信息域、帧校验域、标志域结束,帧结构如表卜1所示表卜l HDLC帧结构l标志起始l 地址 l 控制 l 信息 l 帧校验J标志结束l在帧结构中开始标志域、地址域、的开始,故称之为“报头”;帧校验域、控制域在数据域的前面,标识一帧数据结束标志域位于数据域的后面,标识一帧数据的结束,这一部分称之为“报尾”。标志域用专门的比特图样‘01111110’标识一帧数据的开始和结束。地址域,通常为一字节长,用来标识发送或接收该帧的次站地址。在点对点链路通信中不需要地址,为了保持帧的一致性,仍然保留地址域;在地址域电子科技大学硕士学位论文中‘11111111’用作广播地址,所有次站均可接收广播帧。控制域,长度通常为一个字节,该域用于确定待传帧的类型,并携带有关帧的顺序、载波控制、和轮询信息,有的帧允许控制域为两个字节,这是扩展部分。信息域,长度可变,是帧的数据部分。HDLC规程中未对此域长度作任何限制,但在具体的实现中通常是有一个极限值。字段常通常取8bit的整数倍。帧校验域,通常是16bJt的CRC,根据帧长和可靠性的需要可选择32bit的帧校验域,校验是对所有域进行校验。1.2.2.HDLC传输的特征1透明传输HDLC运行在透明模式,信息域中的数据可以是任何形式的比特结构。面向比特的结构和面向字符的协议相比,较易达到透明对于面向比特的传输,任何要求的比特结构可以出现在帧的任何位置而不致于引起误解。为了达到充分的透明,唯一的要求是标志字节不能在除了开始标志域和结束标志域以外的地方出现,否则,接收站无法确定一帧的开始和结束。如果要求规程完全透明,必须能容纳任何结构的比特流,包括‘01111110’,为此必须采用比特填充技术,比特填充技术就是在开始和结束标志之间传递数据时,发送端连续检测到五个‘l’比特时,就插入一个‘0’比特,而在传输实际标志时就关闭插入机构,这样除了标志域外,就不会有任何6个连续的‘l’比特出现;在接收端采用零比特删除技术来丢掉多于的‘0’比特。如果接收端检测到连续的5个‘1’,后面紧接着一个‘0’时,就丢掉,使比特流恢复成源码,如果五个连续‘1’后,紧接着是‘lO’,则认为是标志;如果是‘11’,则是发送端发故障信号。比特填充技术除了使透明成为可能外,还帮助链路保持同步,比如采用NRZ编码传输数据的系统。2通信站的编址每一个次站都有一个发送地址和一组接收地址,主站发送的帧结构中地址域若包括某一次站的地址,次站就能识别并接收该帧,次站除了识别自身地址外,还能使能识别广播地址、群地址。任意地址都可作为广播地址和群地址,只要链路上有关站对之有同样的解释,这实际上是逻辑地址,而不是通常所说的物理地址,它不同于高层协议中的网络地址、网络名。3帧的类型电子科技大学硕士学位论文HDLC有三种类型的帧,都符合帧结构,帧的格式不一样,帧的用途不一样;这三种帧分别是信息帧、监控帧、和无编号帧。信息帧主要是携带传输数据和部分控制信息;监控帧,用于信息流和差错控制;无编号帧,用于各种控制功能,不带顺序号,也不改变信息帧的顺序。通过简要的介绍HDLC协议,有助于在编写硬件驱动程序时,对系统所用到的HDLC通信规程有一个概略的了解,当在编写驱动程序中用到HDLc协议时,应参考HDLC协议的有关文本。1.3项目的发展现状目前有许多HDLC层级的网络产品,比如台湾MOXA公司的ISA总线四串口HDLC通信卡、ISA总线双串口HDLC通信卡,它们对于RS一232串口的波特率都是128Kbps。现在市场上也陆续出现了一些基于PCI总线的HDLC的通信产品,比如MOXA公司的PCI双串口HDLC通信卡,传输波特率可达8Mbps。这些ISA、PCI HDLC产品有一个共同的特点,它们对HDLC主芯片的配置,都是采用单片机配置,并且ISA总线还存在跳线设置,这些方式在实际操作时并不方便,配置修改比较麻烦。课题开发的以PCI总线为基础的4串口HDLC通信卡,传输速率可达6.76Mbps左右,它有一个比较显著的优点,就是对芯片的配置都是通过软件编程来完成,修改灵活、方便,目前还没有发现有同类似的产品出现。研发项目可用于民用,军事,航空航天、遥控遥测等领域。电子科技大学硕士学位论文第二章Pc I总线及其协议芯片介绍2.1 PCI总线的特征PCI总线凭借其优异的综合性能和良好的兼容性目前已受到许多用户的青睐,它的特征主要体现在以下几个方面1总线宽度通常为32位,可升级到64位。总线的工作频率范围是O~33MHz,总线位宽是32位,工作频率是33MHz,总线的带宽可达132MBps若总线宽度是64位,传输带宽能达264MBps,PCI总线是一种高速率,大带宽总线。2PCI总线提供几种规格的电源,12V,一12V,5V,3.3V四种电源,5V、3.3V信号环境可规范化,工业上已完成5V、3.3V平滑过渡,设计者在设计PCI接口电路时容易得到标准电源,从而减少工作量。3PCI总线支持猝发传输工作方式,这种工作方式是传送一个地址,紧接着传送两个或两个以上的数据段,利用这种方式可提高数据传输速率。4PCI总线可靠性高,适用面广,它在设计标准中充分考虑了负载容限。PCI总线具有地址、数据奇偶校验功能,验证地址、数据的完整性。In,el公司在制定PCI规范时,为了防止一种局部总线为某一处理器所专有,因此它在设计PCI规范时并不针对某~专门的处理器,PCI总线相对于处理器来说是中立的,PCI规范适用于所有的处理器平台。2.2 Pc I总线的体系结构及信号分布在计算机的主板上,处理器、Cache、内存、PCI设备、EISA桥、EISA槽、PCI总线,它们之间的连接关系构成了计算机总线的拓扑结构,如图21所示。微处理器并没有和PCI总线直接相连,而是通过Cache控制器/PCI桥北桥与之相连,系统可通过PCI总线挂接多个PCI设备及功能部件,ISA总线通过PCI/ISA桥南桥桥接以后和PCI总线相连,然后在ISA槽上挂ISA设备,实现ISA总线和PCI总线的兼容,在南桥上通常含有中断控制器、IDE控制器、USB主控制器、DMA控制器,PCI总线是许多计算机外设与计算机交互的重要通道。电子科技大学硕士学位论文图21计算机总线拓扑结构挂在PCI总线上的设备,按照它们的重要性不同,可分为主控设备和从控设备;所谓主控设备,是指发起传送的设备,而从控设备是指主控方为规范实现数据传送的目的而正在寻址的设备。PCI设备要保证同PCI总线的正确接口,需要涉及到下列一些信号线,如图22所示,其中,图左边的信号是必须的,右边的信号是可选择的。一个PCI设备它至少要47根信号线,对于PCI主设备,它至少需要49条信号线才能保证正确接口;若PCI设备的功能要扩扩充,还得加上部分信号线,在利用PCI总线设计电路时具体情况可参照PCI有关手册。一个PeT设备是否成为PCI主设备,关键是要看设备总线仲裁信号REQ、GNT是否与PCI总线相连,另一方面还要看PCI配置空间中PCI命令寄存器PCI第二位是否置‘1’,为‘1’为主控设备,反之,禁止。下面重点介绍一下与课题关系密切的一些信号线的功能1CLK时钟信号,用于所有PCI设备的同步,系统中所有信号都是以它为基准,在PCI的信号集中,几乎所有的其它信号都是在CLK的上升沿有效,PCI的工作频率范围是O~33MHz,通常124位PCI插槽引出的时钟频率为33MHz。2AD[31..0]为地址数据复用线。一个PCI总线传输事务包括一个地址节拍和一个数据节拍或多个数据节拍,当它们作为地址线对于I/0端口,这是一个字节地址,而对于配置空间和存储空间来说,是双字地址。电子科技大学硕士学位论文3INT[DA],中断请求信号线,是漏极开路电平触发信号,几个中断信号可以线‘或’连N--Ca。一个单功能设备,定义一根中断线,且只能是INTAI*,PCI设备图22 PCI设备信号分布若使用两根中断线,只能是INTA、INTB,依次类推,最多可以用四根中断线并且一个单功能设备不能使用一根以上的中断线。2.3 PcI总线的协议机制2.3.1.概述在利用PCI总线进行数据传输时,先由主机向PCI设备发出操作命令,说明事务操作类型,总线命令在地址节拍期间出现在C/BE[30]字节命令允许有效线上,从设备PCI协议芯片根据这几条线的信息进行译码,就知道设备要执行什么样的操作。PCI基本总线传输机制是猝发传输成组数据,它是由一个地址节拍和多个数据节拍组成的,如图2-3所示。基本的PCI传输,均是由下列三个信号控制
展开阅读全文
收藏
下载资源

加入会员免费下载





足球比分直播